为了推动 RISC-V 在人工智能、科学计算和加速计算等领域的应用，1月17日（周五）13点30分 (GMT+8)，由 RISC-V 工委会指导，达摩院玄铁团队、知合计算、北京开源芯片研究院、清华大学集成电路学院、复旦大学集成芯片与系统全国重点实验室、浙江大学集成电路学院、清微智能、RISC-V AI算力生态(RACE)委员会联合主办的 “RISC-V 并行计算技术沙龙：探索未来计算的无限可能”主题沙龙在我院芯礼堂成功召开。

参加沙龙的部分代表合影

RISC-V国际基金会主席Lu Dai致辞时指出，RISC-V正迎来蓬勃发展的大好时机。

RISC-V工委会执行秘书长周萌致辞时指出，工委会未来将加强推动RISC-V国内、国际之间的产业协作，促进全球生态的繁荣发展。

清华大学集成电路学院副院长尹首一教授

尹首一教授介绍了数据流芯片、存算一体芯片、可重构芯片、三维集成芯片、晶圆级芯片等创新路径，指出RISC-V 作为开源架构，提供了很大的灵活性，允许不同厂商根据自身应用需求进行定制，未来可能形成统一的“并行计算架构的编程模型设计标准”，以提高硬件和软件的兼容性。

复旦大学教授，集成芯片与系统全国重点实验室IP与芯片架构创新中心主任韩军

韩军教授发表“PDSA：基于RISC-V 的领域专用”主题演讲时指出，高算力应用需求是并行计算技术的发展动力。他介绍了面向隐私计算、数据面计算、AI计算等领域的高性能并行处理需求以及业界现有的解决方案。

韩军教授强调，基于RISC-V 的可扩展、可定制等特性，构建RISC-V 赋能的并行计算系统具有巨大的发展空间。

RISC-V工委会执行秘书长周萌主持“并行计算SIG组”成立仪式

RISC-V国际基金会人工智能与机器学习专委会（AI/ML SIG）主席、RISC-V AI算力生态（RACE）委员会主席  谢涛教授

谢涛教授远程在线发表“面向RISC-V+AI的系统软件栈建设”主题演讲时，介绍了国内外RISC-V+AI 的产业发展现状，指出RISC-V+AI 是我国发展智能计算的道路选择与机遇，目前已经成为北京、上海等地的区域战略；在国际上，RISC-V+AI 是生态的重大机遇也形成了新的共识。

谢涛教授还介绍了紧耦合的RISC-V+AI 芯片，以及松耦合的AI+RISC-V 芯片的各自适用领域，指出协力共建系统软件栈是应对自主AI算力支撑问题的关键，总体目标之一是汇聚企业制定并开源发布基于RISC-V 的共性AI 扩展指令集，为国内企业RISC-V AI 处理器所采用；目标之二是团结企业协同研发相关编译工具链及核心算子实现，助力加速国内企业RISC-V AI处理器接入统一生态。

北京智源人工智能研究院研究员白童心

白童心发表“统一适配多元芯片的Triton算子库”主题演讲时，介绍了基于OpenAI Triton 语言构建算子库的优势，以及自研开源FlagGems 算子库的实现与创新。目前在一些领域，FlagGems 性能已经超越了CUDA。据介绍，TRITON中国社区已聚集了1000+社区成员和100+活跃的贡献者，社区生态发呈现出欣欣向荣的景象。

阿里巴巴达摩院玄铁处理器架构负责人项晓燕

项晓燕发表“基于RISC-V的并行计算架构研究”主题演讲时，指出并行计算的核心思想是将一个大的计算任务分解成多个较小的子任务，通过同时执行实现加速计算过程。她介绍了RISC-V Vector相较SIMD的优势，RISC-V Matrix扩展的目的与实现，以及RISC-V SIMT扩展架构的现状。指出通过RISC-V Vector扩展架构实现面向1维的数据计算，Matrix扩展架构实现2维的数据计算，以及SIMT扩展架构实现多线程并行计算，从而通过架构融合形成了一套统一的RISC-V并行计算范式和标准。

RISC-V工委会当值会长孟建熠

RISC-V工委会当值会长孟建熠博士在总结时指出，这是一场高质量的沙龙，与会嘉宾从多个角度介绍了RISC-V 在并行计算领域的发展趋势、技术实现以及社区建设。而借助“并行计算SIG组”成立的契机，工委会未来将大力推动相关标准的发展，加速设计出面向未来的更好架构。

工委会副秘书长苏中主持了此次沙龙。