2024年12月26日，北京开源芯片研究院（简称：“开芯院”）获得国家新能源汽车技术创新中心颁发的ISO26262 ASIL B功能安全产品认证证书。这标志着开芯院RISC-V处理器核CG EDGE-3及软件安全库符合ISO26262 ASIL B级别的要求。
开芯院助理院长董璐与国创中心副总经理邹广才出席颁证仪式
此前，开芯院按照ISO 26262标准要求，建立了完善的符合汽车功能安全ASIL D级别的产品开发流程，实现了涵盖功能安全管理、系统开发、硬件开发、软件开发等产品全生命周期的功能安全标准开发流程，并获得了功能安全流程ASIL D认证证书。在此基础上，开芯院完成了RISC-V处理器核CG EDGE-3及软件安全库的开发。
CG EDGE-3采用RV32IMCFV指令集架构，4级流水线设计，具备车规功能安全特性，包括灵活可配置的指令和数据片上SRAM（ITCM/DTCM），支持指令缓存（ICache），支持ECC等，进一步增强了内核性能并确保数据的可靠性。
（1）RV32IMCFV指令集架构（ISA)
（2）32位、4级流水线CPU架构
（3）支持RISC-V 16/32位混合指令编码，可压缩代码密度
（4）支持AHB-Lite 64位的总线接口协议，支持指令、数据、系统三大接口
（5）支持AHB-Lite 32位的Slave Port反向接口
（6）支持各个总线接口的动态频比切换和访存请求合并
（7）可配置单/双精度浮点扩展
（8）可配置向量扩展，提升计算性能
（9）灵活配置的平台级中断控制器（PLIC），支持快速矢量中断
（10）支持中断和异常嵌套、中断咬尾
（11）可配置指令和数据片上SRAM（ITCM/DTCM），并支持ECC
（12）可配置指令缓存（ICache），并支持ECC
（13）支持未对齐访存和可配置的超前访存能力
（14）支持标准的JTAG，支持硬件断点可配置，支持BreakPoint、WatchPoint
（15）支持硬件栈溢出监测
（16）支持具有看门狗功能的CLINT
相关开发工具：
（1）RISC-V标准的编译工具链和调试工具
（2）BOSC IDE图形化集成开发环境
CG EDGE-3能够满足车载行业客户对于ASIL B等级功能安全标准的要求，配套IDE集成开发环境，支持代码高亮、多工程管理、一键编译下载等，并支持多种调试手段，如寄存器查看、变量查看、断点管理、反汇编、单步全速等，可有效提高开发效率，简化开发流程。
IDE调试界面
目前，开芯院RISC-V处理器核CG EDGE-3已应用于长城汽车RISC-V车规级MCU芯片“紫荆M100”，作为首颗基于RISC-V内核设计的车规级MCU芯片，采用项目联合研发模式，基于长城汽车需求定义由开芯院负责RISC-V内核的研发、优化及定制，助力长城汽车迈入“芯”时代。
“紫荆M100”主频达到100MHz，基于国产自主可控110nm车规工艺，满足功能安全ASIL-B等级要求，支持国密，并符合ISO21434网络信息安全标准，主要应用于车身控制，并计划五年内上车量不低于200万辆。
紫荆M100
未来，开芯院将围绕企业共性技术需求，积极布局建设共性技术平台支撑体系。欢迎企业针对行业细分需求与开芯院进行对接交流，共同推进RISC-V生态繁荣。
更多合作，欢迎联系开芯院对外合作主管郭老师
邮箱：guoqing@bosc.ac.cn
电话：18310238237
近年来，以RISC-V为代表的基于开放开源模式，构建共享处理器生态成为新趋势，正在加速引领新一轮处理器芯片技术与产业变革浪潮。2021年北京市与中国科学院达成战略合作，组织产业界于2021年12月成立非营利组织（NPO）北京开源芯片研究院（简称“开芯院”），以开源开放凝聚产业发展共识，以协同创新激发应用牵引潜力，着力推进RISC-V创新链和产业链的加速融合，加速科技创新成果产业化落地，加快打造全球领先的RISC-V产业生态。
开芯院定位为RISC-V领域前沿、基础、共性技术开发的中立性、非盈利研发机构。旨在基于RISC-V开源指令集研发共性底座技术、建设关键支撑平台、优化生态治理、推动重点行业规模商用，致力于发展成为生态企业的“最大公约数”,打造全球 RISC-V生态的“核心引擎”。