每天醒来刷手机、在电脑上敲字、让智能音箱播放音乐—这些再寻常不过的动作，背后都是一颗颗芯片在高速运转。芯片之上有操作系统；操作系统之下，还藏着更基础的一层约定：指令集架构，也就是"芯片该听懂哪些指令"的规则。
一种名为 RISC-V 的开放指令集，正让这套"底层语言"成为全球开发者共同参与、共同建设的公共资源。一群科研工作者沿着这条开放的路，把高性能芯片的设计图纸、开发工具乃至操作系统，摊开在阳光下。
一、开源芯片，到底"开"的是什么？
要理解开源芯片，先要理解指令集架构—它是芯片与软件之间的"通用语言"。软件发什么指令、芯片怎么执行，全靠这套约定对齐。
过去几十年，指令集大多采用授权使用模式：想用，要谈许可、付费用；想改，也得遵循既定规则。这就像拿到一辆引擎盖被焊住的车，能开，却不容易拆开看，更不容易按自己的需要改装。
RISC-V 提供了一种新选项。 它从设计之初就采用开放开源方式发布：规范完全公开，任何人都可以免费使用、自由修改，也可以基于它设计并销售自己的芯片。形象地说，它像一本公开发行的"驾驶手册"——你不光能照着学，还能自己动手改装，甚至发明新的"方言"。
开放指令集的价值，远不止"免费"二字：
透明：设计规范公开，安全机构与开发者可独立审计，不必在黑盒里摸索；
灵活：可针对人工智能、物联网、汽车电子等场景按需裁剪扩展，让芯片跑得更快、更省电；
协作：全球开发者、企业和高校能在同一套开放标准上贡献代码、共享成果，创新门槛由此降低。
据行业公开数据，2026 年 RISC-V 已占全球处理器市场约 25% 的份额，全球出货量预计突破 180 亿颗。中国工程院院士倪光南曾评价，这意味着 RISC-V 已经进入产业化的新阶段。
产业化新阶段，也带来了新的难题，RISC-V 打开了可能性，但可能性不等于产品。一颗高性能处理器核的背后，是微架构设计、编译器、仿真验证工具、内存与互连 IP、操作系统环环相扣的长链条：任何一环缺位，芯片都难以真正落地；而链条上的许多环节，恰恰是?大家都需要、单家又做不划算?的公共品—分散重复建设，代价高昂，也难以为继。
“缺一套中立、共享、可持续演进的共性技术底座，正是开源芯片从「技术可行」迈向「产业可用」最突出的瓶颈。”这道题，需要专门的人来做。
在北京市人民政府与中国科学院共同支持下，18 家行业龙头企业与顶尖科研单位联合发起成立开芯院，定位为 RISC-V 领域中立、非营利的共性技术研发机构：不直接做芯片产品，而是专注那些"大家都需要、单家做不划算"的工作，目标是构建开源芯片技术体系、加速开源芯片生态发展。
二、香山 + 如意：软硬双核心，构建完整闭环
1、"香山家族 "处理器：从雁栖湖到昆明湖的七年长跑
"香山家族"属于目前国际上开源的高性能 RISC-V 处理器系统
雁栖湖（2021 年流片）：第一代原型，主频约 2GHz，首次验证了开源高性能 RISC-V 处理器的可行性；
南湖（2023 年发布）：第二代，主频 2.5GHz@12nm 工艺，性能达到同期先进水平，实现万片级出货，面向工业控制、汽车、通信等泛工业终端领域；
昆明湖：第三代旗舰产品，微架构在第二代南湖基础上完成全面重构。
第三代昆明湖 V3 的最新实测数据：依托自研 XSCC 编译器调优，SPECint2006 达到 22.616 分/GHz，SPECfp2006 达到 25.514 分/GHz，相较上一代单核性能提升超 50%（含编译器优化贡献）；即便使用 GCC 16 通用编译器，整型测试也取得 20.161 分/GHz。拆解微架构，几乎每个子系统都实现了关键跨越：后端发射宽度从每周期 6 条提升至 8 条，分支预测错误率（MPKI）下降 43.5%，前端取指带宽提升 54%，L1 数据缓存失效率下降 11.2%，访存重填延迟降低 29%。昆明湖由此跻身全球开源 RISC-V 处理器性能第一梯队。
比性能更重要的是量产。2026 年 10 月 19 日，进迭时空在峰会上发布 V100 服务器芯片，搭载昆明湖 V2R2 核心—这是"香山家族"自诞生以来第一次完成流片量产，标志着开源处理器核从学术原型真正走向商用产品。
2、"如意"操作系统：让开源芯片"跑起来"的软件底座
作为RISC-V本土原生上游根社区，如意搭建起完整的全栈基础软件体系。OpenRuyi 原生支持 RVA23 标准，完成 800 余项内核补丁向上游回源；RVCK 同源内核计划聚合产业力量，破解 RISCV 软件碎片化痛点。社区打造 OR、Matrix 两大协作专区，推进 OpenHarmony 与 RISCV 生态融合，联合攻关 AME 矩阵扩展技术。相关开发工具已获得大规模应用，社区深度参与国际标准共建，依托高校宣讲、开源赛事培育开发者，凝聚产业链协同共建，为国产 RISC-V 硬件筑牢坚实软件底座。
3、不止一颗核：一整套开源产品家族
处理器核与操作系统之外，开芯院还补齐了一整条链路：
温榆河 / 珠江片上互连网络 IP：温榆河是全球首个数据中心开源片上互连网络，支持 256 核互联；珠江是全球首款终端开源片上互连 IP，填补了高性能开源片上互连领域的空白。
开芯云（OSChip）SoC 敏捷设计云平台：2024 年 8 月发布，涵盖处理器 IP 生成、SoC 芯片生成、UVM 验证生成、波形调试等工具，把 SoC 设计云端化，让芯片团队"随时随地、用任何设备"开展设计，降低开发门槛、加速产品上市。
车规级 IP EDGE-5-Sa：支撑国内首颗基于开源 RISC-V 内核设计的车规级 MCU 芯片——紫荆半导体 M100。该芯片于 2025 年 12 月正式量产上车，是全球首款量产装车的 RISC-V 车规级芯片，满足 ASIL-B 功能安全等级，截至 2026 年 10 月累计出货已突破 1000 万颗，单车最多可搭载 17 颗。
香山家族开源 IP 矩阵：包括 XSCC 高性能 RISC-V 编译器、玉泉开源高性能内存控制器 IP 及硅前系统验证工具集、OpenIOMMU 高性能 IOMMU 实现，补齐服务器级系统所必需的关键组件。
三、从"实验室"走向"生产线"
判断一项技术是否成熟，关键看它有没有走出实验室。
多家企业已基于"香山家族"成功开发自有芯片产品，在全球业界首次实现高性能开源芯片的产品级交付与规模化应用。有专家评价，这一突破"其意义堪比 20 世纪 90 年代中期 Linux 操作系统首次进入企业级部署"。
落地成果已经成片出现：进迭时空基于昆明湖打造高性能商用处理器核；蓝芯算力 LX5000 系列推出国内首款支持 RVA23 标准的 RISC-V 服务器 CPU，并率先在运营商 5G 业务中落地；芯动科技"风华 3 号"实现 RISC-V CPU 与 GPU 的深度融合，支撑万亿级参数大模型训推；奕斯伟计算、中兴微电子、算能、达摩院玄铁、开芯红、合见工软等企业深度参与仿真调试、边界 Bug 排查与性能调优，推动开源 IP 从代码仓库走向万片级量产产品。
在 2026 年 10 月的香山如意开发者大会上，开芯院院长唐丹给出了清晰判断："'香山家族'用七年时间，把开源高性能 RISC-V 处理器从学术原型打磨成可商用量产的高性能 IP 产品，证明开源高性能 RISC-V 已经是经过流片验证、承载商用负载的成熟 IP 产品，不再停留在概念阶段。"
四、开源的内核在于开放
回望来路，从 2019 年雁栖湖原型起步，到南湖万片出货，再到昆明湖在服务器芯片里跑起来，"香山家族"走出了一条不同寻常的路：是沉下心，把微架构、编译器、验证工具、互连网络、操作系统每一块短板补齐。它用七年迭代证明一件事—开源芯片不是一个团队闭门完成的"作品"，而是交由整个社区共同完善、持续演进的公共技术底座。
人工智能算力爆发为 RISC-V 带来巨大机遇，但机遇背后，是硬核、漫长、琐碎的工程工作：从指令集规范、微架构设计、编译器优化、仿真验证，到内存与虚拟化 IP 适配、操作系统与业务软件适配，每一环都不能缺位。
技术有高低迭代，生态无孤军速胜。一颗开源芯片的真正价值在于它能不能让更多企业"轻装上阵"参与创新，让更多年轻开发者从阅读源码走向深度参与，让整个产业在开放协作中一步一步夯实根基。
??往期精彩推荐
欢迎您关注开芯院公众号