2026年度 RISC-V 欧洲峰会于6月8日至12日在意大利博洛尼亚举行，现已圆满落幕。每年的峰会都是一次信息高度集中的爆发，吸引着全球 RISC-V 业界与社区的关注。我从2023年首次参加欧洲峰会，至今已是第四次。过去三年，欧洲各国机构对 RISC-V 的高度重视、峰会偏重技术的风格始终未变，而变化则体现为不断涌现的新产品与新公司。比如，今年峰会出现了一匹黑马——一家名为 NextSilicon 的以色列初创公司现场展示了他们已回片的一款高性能 RISC-V 芯片；而 MIPS 公司则“弃暗投明”，放弃自有的 MIPS 指令集，转而推出了一款基于 RISC-V 的 NPU 处理器 MIPS S8200。

趁着端午假期，我对欧洲峰会做了简要梳理，并结合自己最近的一些思考整理形成下文，与大家分享。

1. 欧洲峰会的观察与体会

1.1 RVA23标准极大加速高性能RISC-V芯片研发

2024年10月北美峰会上，RVA23 Profile 标准正式冻结并发布，这对 RISC-V 生态发展具有重要意义——它不仅解决了 RISC-V 实现碎片化的问题，更保障了软件兼容性：支持 RVA23 的操作系统和应用软件，可以在所有符合 RVA23 的硬件上运行。

RVA23 正式发布一年半以来，全球涌现出一批支持该标准的高性能 RISC-V 芯片与操作系统，标志着 RISC-V 正从 MCU /边缘级向服务器级、高性能计算方向加速推进。本届欧洲峰会首日上午，RISC-V 国际协会 CEO Andrea Gallo 在大会报告中列出了全球范围内支持 RVA23 的 RISC-V 芯片，包括：

• 已用于服务器芯片并流片的 SiFive P870D；将于 2026 年 Q4 回片点亮的 Tenstorrent Altantis；一颗芯片同时支持 CPU 与 AI 的 EPIC Contrail AIX；

• 已于 2025 年 12 月流片的 AKEANA Alphine；面向 AI 和 HPC 负载的 NextSilicon Arbel；支持 60TOPS AI 算力的进迭时空 K3；

• 基于香山·昆明湖的 V100 服务器级芯片，其 SPECCPU 2006 实测性能达 16.5/GHz；以及 Andes 推出的高性能核 AX66，MIPS 基于 RISC-V的 NPU S8200。

如此众多的 RVA23 芯片集中亮相，已然令人感受到高性能 RISC-V 芯片势如破竹的态势。需要说明的是，Gallo 的报告只是列举了一部分，至少国内的玄铁 C950 核同样支持 RVA23。

1.2 双向奔赴：AI 需要 RISC-V，RISC-V 需要AI

RVI CEO Gallo 的大会报告标题正是“The Architecture of Intelligence”，这表明 RISC-V 与 AI 的结合已成为全球 RISC-V 界的共识。

AI 需要 RISC-V：AI 时代的核心需求之一是定制化。不同 AI 场景、模型和部署形态对硬件提出高度差异化的需求。RISC-V 的开放性和可扩展性天然适配 AI 的定制化需求，正在成为 AI  时代的主流指令集选择。为此，RISC-V  国际协会已经在积极推动面向 AI 的矩阵扩展指令集（见下图 ），而且 RISC-V 的灵活性可以更好地支持通推一体架构（见下图 ）。

RISC-V 需要 AI：一方面，RISC-V 要成为主流生态，很难在存量市场上从 x86 和 ARM 手中抢占份额，必须寻找新兴应用场景，而 AI 推理正是一个适合 RISC-V 的新兴赛道。另一方面，RISC-V 作为后起生态，若想尽快走向主流，就必须充分发挥 AI 技术来加速生态关键核心技术的突破（第二节和第三节将专门介绍如何利用 AI 加速芯片开发与应用迁移）。

1.3 软件生态壁垒将发生根本性改变，生态最大短板是量产芯片

当前 RISC-V 生态面临两大短板：软件生态不成熟，以及缺乏规模量产芯片。

在 AI 时代，关于软件生态不成熟的认识需要刷新了。相比 x86 和 ARM 已形成的上千万应用，RISC-V 的软件生态确实依然弱小。将软件应用从 x86 和 ARM 指令集迁移到 RISC-V，是 RISC-V 生态建设中必须完成的一项艰巨任务。以往，软件生态的迁移成本高、门槛高，一直是 CPU 生态竞争的核心壁垒。然而，随着 AI Agent（智能体）技术的快速发展，代码迁移、适配、调试和优化的成本将出现数量级的下降，这将从根本上改变指令集生态竞争的格局。在此做个预告：今年10月的中国峰会上，将会有一个面向 x86/ARM 到 RISC-V 的软件迁移智能体正式亮相。

当软件迁移不再是 RISC-V 生态的最大短板时，如何实现高性能 RISC-V芯片的规模量产便会成为新的最大短板。尽管今年欧洲峰会上涌现出一批支持 RVA23 的芯片，但美中不足的是，都尚未达到百万量级的规模量产阶段，多数仍处于原型样片和测试芯片阶段，仍需1至2轮迭代才能形成规模量产，预计还需要2年左右时间。高性能处理器的最大挑战正是从 POC（概念验证）到规模量产的跨越。能否实现规模量产，是核心竞争力的直接体现，也是 RISC-V 高性能芯片必须突破的关卡。

1.4 全球 RISC-V 区域特色逐渐形成，开源成为中欧共识

当前，全球 RISC-V 生态呈现出明显的区域特征：

• 欧洲：关注前沿技术与基础研究，产业落地相对薄弱；
• 美国：关注资本导向的技术整合，产业应用比欧洲好些；
• 中国：关注应用落地、产业转化，并积极探索基于RISC-V的各种创新技术。

中国与欧洲在战略方向上高度一致，尤其在“用开源实现自主可控”这一点上拥有更多共同语言，为中欧开源芯片合作奠定了基础。很高兴看到我们团队的工作在国际上已有一定知名度，香山、一生一芯已形成一定的国际影响力，拥有相当数量的国际关注者和“粉丝团”；UCAgent 今年首次在国际峰会亮相便备受瞩目，成为香山团队在智能体与工具链方向的新名片；开芯院今年也将迎来首批欧洲企业合作伙伴，标志着国际合作正从人才培养走向产业落地。

RISC-V 欧洲峰会的观察与体会，与我最近反复思考的两个关于 RISC-V 生态相关的问题形成了合鸣：

• 第一个问题：芯片敏捷开发最终能达到什么效果？

• 第二个问题：AI 大模型和 Agent 的快速发展，会对软件生态带来什么影响？

下面分别展开分析。

2. 芯片敏捷开发最终能达到什么效果？

2.1 敏捷开发的评价方式

我们团队从2016年开始使用 Chisel 语言，2020年正式启动香山项目，到今天已有十年的芯片敏捷开发实践经历，这个过程中对其认识也在不断加深。如今，我们初步形成了一个评价芯片敏捷开发的标准——在保障高质量交付的前提下，将一款芯片从项目启动到流片这一阶段内的总人力投入数倍降低。

这里需要强调两点：

第一，敏捷开发不是简单追求“更快流片”。如果以牺牲质量为代价，流片越快，返工越快，最终成本反而更高。真正有价值的敏捷开发，必须建立在高质量交付基础上。

第二，所谓“高质量交付”，不仅包括功能正确，还应包括 PPA 目标达成度、首硅成功率、可量产性、长期可靠性、软件生态适配和企业客户导入成本等因素。

以高性能处理器为例，传统一款 ARM Neoverse N2 级别的处理器 / SoC 项目，从处理器核 IP、SoC 集成、验证、物理实现到最终流片，如果按完整工程口径估算，大概需要上万人月投入——200–300人团队投入3–4年。

敏捷开发的目标，就是在不牺牲质量的前提下，把这个万级人月投入持续压低。以香山·昆明湖为例，2022年8月启动联合开发，到2025年10月企业完成 SoC 集成并流片，按联合开发团队约150人估算，总投入约为5000人月。

从10000人月到5000人月，这正得益于香山探索出的一条高性能处理器敏捷开发的新路径。

2.2 香山突出的 ST 能力与敏捷验证实践

香山为什么能够省出相当一部分人力？核心原因是形成了一整套敏捷验证能力，尤其是在系统级测试和系统级调试层面（即 System Test，ST），形成了非常突出的能力。

传统企业往往更强调单元测试（即 Unit Test，UT），在单元级尽量把bug 拦截住。这样做的好处是 bug 发现早、定位边界清晰、修复成本低。但代价是需要投入大量验证工程师。

但香山面临的现实约束是：我们不可能像海思等大公司那样投入大量人力做极其完整的 UT。因此，在香山早期实践中，UT 层面确实做了较大妥协。根据内部复盘口径，UT bug 拦截率一度只有23%。但香山团队通过DiffTest、FPGA 原型验证、系统级 trace 分析、自研敏捷验证工具和全栈调试能力，在 ST 层面拦截和修复了大量复杂 bug。内部统计显示，ST 层面修改 bug 的比例达到56%。

这组数据如果放到传统验证理念下看，可能显得有些反常：通常越晚发现bug，代价越高。但香山的特殊之处在于，团队成员具有很强的全栈能力，既懂硬件、微架构、RTL，也懂软件、编译器、操作系统和系统调试；同时还能创造新的工具来增强 ST 层面 bug 的可观测性和可调试性。

因此，香山团队最突出的能力是在 UT 投入不足的现实约束下，依靠强大的 ST 能力，把大量复杂 bug 在 ST 阶段高效拦截和修复，保障高质量交付。

这是一种高人效的敏捷验证模式。但也必须看到，这种模式有明显风险。ST 层面的 bug 往往涉及软硬件交互、缓存一致性、异常中断、内存系统、操作系统、驱动和真实 workload，定位复杂度通常远高于 UT。更重要的是，这种模式高度依赖全栈能力突出的顶级工程师，而这样的人才非常稀缺，企业也很难大规模招聘。

因此，香山当前模式的有效性，既是敏捷方法和工具的成功，也有“天才团队”的因素。下一阶段的关键，不是继续依赖少数顶级工程师在 ST 层面兜底，而是要通过 AI Agent 来把此前的短板 UT 给补齐，从而让香山的高质量交付能力再上一个台阶，达到百万量级规模量产无故障。

2.3 如何进一步实现1000人月迭代一轮的目标？

现在我们已经初步实现了从万级人月到5000人月的压缩。下一步，可以把目标设定得更有挑战性——在充分发挥 AI Agent 和敏捷工具链优势的情况下，争取实现1000人月的一轮高性能处理器迭代。

1000人月意味着什么？如果按100人团队计算，就是10个月完成一代重要版本，从而支持每年在中国 RISC-V 峰会发布一代新版本香山的节奏。

从当前5000人月的投入看，可以粗略拆分为两部分：

• 设计侧约1000人月，包括架构设计、RTL 设计、部分物理设计协同；

• 验证侧约4000人月，包括 UT、IT、ST、FPGA 原型、系统调试等。

未来要实现1000人月目标，验证侧和设计侧都必须大幅压缩。

（1） 验证侧：AI Agent 补齐 UT 短板

过去香山 UT 做得不够理想，但并不意味着 UT 没有人力投入。事实上，香山团队有一支近50人的队伍曾经有相当长时间都在做 UT，同时设计侧也需要配合投入。粗略估算，UT 及其相关配合工作消耗了2500–3000人月，但相比于海思等芯片大企业，香山的 UT 投入远远不足，因而 bug 拦截效果并不理想（23%），距离传统芯片开发模式下约80%的拦截率还有较大差距。

幸运的是，这一部分最有机会通过 AI Agent 实现数量级加速。原因在于，UT 相比 ST 更适合 AI Agent，前期香山团队开发的 UCAgent 在UT 验证方面已经展现出验证效率数量级提升的潜力。因此，通过AI Agent把 UT bug 拦截率从当前的 23% 提升到80%，再结合香山原本就很强的 ST 能力，就有可以实现更高质量的交付。

（2） 验证测：IT / ST层次增强路径

AI 对 IT 也会有效，因为集成测试中有大量重复性的规范校验、接口检查、协议验证、配置组合测试和回归分析工作，可以由 Agent 辅助完成。

但 ST 层面的重点，是进一步增强系统级可调试能力。香山已经有DiffTest 等非常有价值的工具，但在 FPGA 平台上每次修改后都需要很长时间重新综合，ST 调试效率受到严重影响。因此，后续还需要进一步加强 FPGA 可调试性，尤其是系统级 trace 能力、关键状态可观测性、增量式综合等能力。目前来看，基于FPGA的增量式综合和调试基础设施，是ST层面敏捷验证继续提效的关键。

（3） 设计侧：AI 加速设计空间探索（DSE）

设计侧当前约1000人月，未来目标是压缩到400人月左右。这里最有潜力的方向是 DSE，也就是设计空间探索。

学术界在 AI 加速 DSE、性能 / 功耗预测、自动化架构探索方面已有大量研究。我们可以充分利用这些研究，引导学术界把相关方法应用到香山平台上。

2.4 后续几个主要任务

总结来看，围绕香山开源处理器项目，下一阶段要实现芯片敏捷开发能力继续提升，主要有以下几项任务：

（1） 建设 UT 层面的 AI 辅助能力与验证流程。这是必须做、而且优先级最高的任务。它不仅是技术问题，更是开发流程问题。我们不仅让AI Agent实现自动化UT验证，而且要优化开发流程，像软件工程那样实现单元级代码“谁设计，谁负责”。

（2）增强 ST 层面的 FPGA 可调试能力。除了继续强化 DiffTest 能力，还必须考虑增量式综合、系统级 trace、关键状态可观测性和自动化 bug triage，以缩短每次系统级调试的反馈周期。

（3）建设敏捷高效的 DSE 能力。要把学术界已有的 AI + DSE 方法引入香山平台，在真实性能模型、workload、PPA 数据和工程工具链之间建立闭环。

（4）强化架构-物理设计协同能力。未来高性能处理器迭代，不能只看架构和 RTL。架构、微结构、物理实现、时序、功耗、面积必须更早协同。AI 可以在约束生成、PPA 预测、时序问题定位等环节发挥作用。

（5） 将香山经验从“专家能力”沉淀为“平台能力”。香山过去的优势在于少数全栈专家和工具创造能力，未来必须把这些经验沉淀为流程、平台、知识库和可复用 Agent，让更多团队能够复制这种敏捷开发能力。

3. AI 快速发展对软件生态带来什么影响？

3.1 跨指令集迁移应用成本巨大

AI 大模型对软件编程的影响巨大，已经让一批程序员感受到职业压力。但对于 RISC-V 生态建设来说，AI 大模型和 AI Agent 的发展，恰恰带来了前所未有的机遇。

过去每当出现一个新指令集，最大的难点就是：存量应用如何迁移到新 ISA？

迁移应用需要大量人力，因为工程师要处理编译错误、依赖缺失、架构相关代码、平台 API 差异、三方库适配、测试失败、性能退化等问题。

我们的合作伙伴企业在 RISC-V 芯片产品推广过程中，有用户提出要运行国产软件 WPS。这让 RISC-V 芯片企业感到无能为力，因为 WPS 包含约4000万行 C/C++ 代码，要将其迁移至 RISC-V 终端设备上，工作量巨大——具体可参考《鸿蒙开物》一书中提到的一个案例：

2023年9月，金山公司在华为10多位资深驻场工程师的支持下，组建了一支30多人的团队，全力攻关将 WPS 移植到鸿蒙操作系统。攻关任务启动后，仅仅是重新编译4000万行代码就耗时近一个月，投入近50人月（算上华为驻场工程师）。如果按5万元/人月估算成本，仅重新编译这一项任务就投入了超过250万元。此后，攻关团队继续夜以继日地调试 bug，终于在2023年12月底实现了第一个可正常运行的、最原始的 WPS预览版，转而进入到优化阶段。粗略估计，针对 WPS 适配鸿蒙操作系统这一攻关任务，金山与华为累积投入了近千万元。

虽然这个案例是跨操作系统迁移，从安卓迁移到鸿蒙，但这些数字对于跨 ISA 迁移的成本依然有参考意义，即说明了一个事实：大型复杂应用迁移成本非常高，单靠应用厂商自发迁移，动力往往不足。如今 x86 和 ARM 生态中都积累了上千万个应用，其中常用应用也有几万级别。若按传统思路，每个应用迁移需要投入千万级，那么新 ISA 要建立完整软件生态，需要投入的总成本将高达上千亿元。目前，只有像华为这样具备强大组织能力和战略投入能力的企业，才有可能推动鸿蒙这样的大规模迁移工程。

这就是传统 ISA 生态壁垒的来源。

3.2 AI Agent 将显著降低迁移成本

AI Agent 的出现，将改变这种高成本迁移局面。

将一个应用从一个 ISA 迁移到另一个 ISA，工程师要面对大量错误信息和重复性工作。例如：

• 编译器报错；

• 依赖库缺失；

• C / C++ 宏定义不兼容；

• SIMD intrinsic 不支持；

• 汇编代码需要重写；

• 字节序、对齐、内存屏障差异；

• 平台 API 不一致；

• 构建系统脚本需要修改；

• 测试失败需要定位；

• 性能热点需要重新优化；

• ……

这些工作几乎不需要原创性发明，而是需要经验、规则、工具和大量耐心。它们非常适合沉淀到大模型中，然后由 AI Agent 自动化处理，形成一个完整自动化迁移闭环：扫描源码 → 识别架构相关代码 → 分析依赖 → 修改构建系统 → 处理编译错误 → 替换不兼容库 → 自动运行测试 → 定位测试失败 → 给出性能优化建议 → 更新迁移知识库。

为了验证上述技术路径的有效性，中国科学院软件所正在开发一个从 x86 / ARM 到 RISC-V 的源码迁移工具箱 Agent，针对有源代码的应用场景。软件所本来在编译器、操作系统和软件迁移方面有较好基础，与 AI Agent 结合后，进展非常快。按照当前规划，今年10月份的中国峰会上将会推出一版能支持复杂应用迁移的智能体，值得期待。

这个迁移智能体主要针对有源代码场景。对于只有二进制的情况，中国科学院计算所的编译团队正在开发面向 RISC-V 的二进制翻译技术，同样与AI结合来加速翻译效率。

3.3 AI Agent 重塑 ISA 生态壁垒

如果源码迁移智能体和二进制翻译技术都被证明有效，那么人们长期担心的 RISC-V 软件生态问题，就会被显著缓解。

传统观点认为，ISA 是处理器生态的根，也是生态隔离的壁垒。一个软件在 x86 上开发，迁移到 ARM 或 RISC-V 往往成本很高；一个 ISA 软件生态形成后，应用、工具链、驱动、SDK、开发者社区、商业支持都会围绕它形成惯性。

AI Agent 不会让这些壁垒瞬间消失，但会让其中最昂贵的一部分——应用迁移和适配成本——显著下降。因此，在AI技术快速发展的背景下，我们需要刷新关于生态壁垒的新认识，做出新的研判：ISA 将不再是生态壁垒，AI Agent 将显著降低跨 ISA 软件迁移的边际成本，使 ISA 生态对存量应用的锁定效应弱化。

未来我们可能实现这样的局面：一个软件最初在 x86 上开发，但借助 AI Agent，可以较低成本迁移到 ARM、RISC-V 甚至 LoongArch 上运行。

这将极大改变软件生态建设的成本结构。过去新 ISA 最大的问题是“没有应用”；未来如果迁移成本大幅下降，竞争重点就会转向“谁的硬件运行效率更高”——这对 RISC-V 是重大机遇。

3.4 开放灵活的 RISC-V 更有优势

如果应用迁移成本显著下降，指令集的角色会发生变化。过去指令集不仅是软硬件接口，也是生态壁垒。因为软件迁移成本高，一个 ISA 一旦积累大量应用，就形成强锁定效应。

但如果 AI Agent 能够显著降低跨 ISA 迁移成本，那么 ISA 的生态锁定作用会变弱，ISA 更接近其本质：它是软件和硬件之间的接口。

在这种情况下，针对同一个软件，哪个指令集和硬件平台运行效率更高，哪个平台就更有优势。这恰恰有利于 RISC-V，因为 RISC-V 的核心优势是开放、模块化、灵活、可定制。它可以根据不同软件和 workload 特征，在硬件层面做更有针对性的定制优化。

因此，当软件迁移壁垒降低后，RISC-V 的开放灵活性会被进一步放大。这意味着，AI 大模型和智能体技术的发展，可能会同时改变两个关键问题：

• 在芯片侧，AI Agent 降低高性能处理器研发与验证成本；
• 在软件侧，AI Agent 降低跨 ISA 软件迁移成本。

这两个变化叠加起来，将使 RISC-V 在 AI 时代获得新的战略窗口。

4. 总结：AI 时代 RISC-V 生态建设的两个关键变量

综上，RISC-V 生态建设正在面临两个关键变量。

第一个变量是芯片研发生产率革命。香山的实践已经证明，依靠开源协同、敏捷验证工具、全栈团队和强 ST 能力，高性能处理器研发可以从传统万级人月工程压缩到5000人月级别。下一阶段，如果 AI Agent 能够进入 UT、IT、ST、DSE 和架构-物理协同流程，就有可能进一步向1000人月级别迭代目标迈进。

第二个变量是软件迁移成本坍缩。AI Agent 将显著降低跨 ISA 应用迁移成本，这将削弱传统 ISA 的存量生态锁定效应，使开放灵活的 RISC-V 更容易发挥硬件定制和软硬件协同优化优势。

因此，AI 时代的 RISC-V 生态建设，不能只围绕“开源指令集”展开，而应与其他多个层次紧密协同，形成更完整的开源组合：

开源芯片 + 开源软件 + 开源大模型 + 开源 Agent。

如果这条路线走通，RISC-V 将成为 AI 时代当仁不让的主流指令集。