2026年6月8日至12日，2026 RISC-V 欧洲峰会（RISC-V Summit Europe 2026）在意大利博洛尼亚会议中心顺利举行。作为欧洲地区极具影响力的 RISC-V 顶级行业盛会，本次大会汇聚全球产业链企业、政府机构、科研院校等多方代表，聚焦技术创新与生态协同，开展全方位交流研讨。

峰会启幕，把握 RISC-V 新发展趋势

2026 RISC-V 欧洲峰会的顺利举办，标志着当前 RISC-V 产业已步入稳健务实的发展周期，RISC-V 在高性能计算领域逐步实现了规模化落地，特别是与人工智能的融合应用逐渐成为行业主流趋势。关于 RISC-V 的关注点也从最初的“嵌入式” “替代” 等基础认识转变为“高性能” “数据中心” 等应用场景落地的探讨。从博洛尼亚传递出的行业共识逐渐清晰，RISC-V 后续的产业竞争将会从单一技术研发，转向全场景全栈式方案及应用、全生态体系搭建与工程化落地的综合展示。

开芯院携手生态伙伴：成果广受国际业界深度认可

北京开源芯片研究院组建了本届峰会参会规模最大的中国代表团， 携手生态伙伴进迭时空、芯动科技等中国企业亮相展区，集中展示国产 RISC-V 芯片在研发、量产、商业化应用全链条的标杆成果。 系列成果吸引了全球行业专家、技术爱好者驻足交流， 收获国际业界高度认可，进一步提升了中国 RISC-V 技术与开源生态的国际影响力。

<<< 左右滑动见更多 >>>

香山团队深度输出：全栈技术解析集中亮相

RISC-V 国际基金会首席执行官 Andrea Gallo 在峰会开场演讲中介绍了开源高性能 RISC-V 处理器香山，向全球进行专业推介。

作为铂金赞助商，开芯院全程深度参与峰会活动，带来多场重磅主题演讲、11 篇 posters、国际基金会专访、Demo Theater Presentation 等系列活动，全方位输出前沿技术成果与实践经验。

6月9日，开芯院首席科学家、中国科学院计算技术研究所副所长包云岗老师发布主题演讲，以《XiangShan Practice: The Path to Industrial Deployment of Open-Source High-Performance RISC-V Processor》为题，系统讲解香山开源高性能 RISC-V 处理器的技术架构、核心优势与产业化落地进展。

<<< 左右滑动见更多 >>>

香山团队基础设施技术负责人徐易难老师带来专题分享《SVM: A Synthesizable Approach to Efficient RISC-V CPU Verification》，详解一套高效可落地的 RISC-V 处理器验证体系。此外，徐易难老师还展示了基于 FPGA 加速的 DiffTest-H 协同仿真验证方案，突破传统仿真速率限制。

峰会期间，徐易难老师还接受了 RISC-V 国际基金会首席执行官 Andrea Gallo 的专访，双方围绕香山开源处理器的技术迭代、生态建设、全球合作等内容展开深入交流。

香山团队安全设计技术专家刘昊源进行专题解读《Enabling Confidential Computing on RISC-V: An Open-Source MPT Implementation》，介绍监管域内存保护表（SMMPT） 技术。作为 RISC-V 架构新兴扩展技术，SMMPT 可实现多租户场景下物理内存的细粒度隔离与权限管控，弥补了传统 PMP 机制在安全隔离能力上的不足。

万众一芯团队参加了本次峰会的 Workshop Day，围绕《UCAgent: An End-to-End Agent for Unit-Level Chip Verification》系统展示由万众一芯团队开源的 UCAgent（Unity Chip Verification Agent“万众一芯”芯片验证智能体），这是一个基于大语言模型（LLM）的自动化硬件验证 AI 智能体。团队围绕 “AI 赋能芯片验证” 这一热门方向展开分享，现场互动氛围热烈。

<<< 左右滑动见更多 >>>

6月10日，一生一芯团队受邀参加本次欧洲峰会的 Community Breakfast Panel，同来自 Waser Moritz 格拉茨技术大学（TU Graz）、Schumm Lorenz 格拉茨技术大学（TU Graz）、Roberto Giorgi 锡耶纳大学（University of Siena）高校的专业老师现场交流。一生一芯团队苏小可老师在会上分享了“Training the Next Generation - The Future of Education on RISC-V ”，详细介绍了“一生一芯” 项目在 RISC-V 人才培养、在线教学等领域的探索与成果，分享中国芯片人才培育的实践经验。

除专题演讲外，开芯院团队还发布 11 篇 posters，围绕芯片硬件、编译技术、系统安全、自动化验证等前沿方向，与全球同行交流技术思路与落地经验。

在 P4 展区，开芯院团队现场展出了 RISC-V +AI 实践成果——RISC-V AME IP 的 FPGA 原型，并成功搭载运行Qwen 3 0.6B 模型，直观展现 RISC-V 架构在 AI 推理场景中的出色表现。开芯院依托香山系列开源高性能 RISC-V 处理器及全栈解决方案，充分展现了在 RISC-V 与 AI 融合领域的技术积累。

携手同行，共赴开源芯片美好未来

2026 RISC-V 欧洲峰会标志着 RISC-V 技术正式进入高性能计算与人工智能赛道，迈入大规模商业化应用的全新阶段。未来，开芯院将持续携手生态伙伴，深耕开源生态建设，依托开源高性能 RISC-V 处理器技术优势，推动 RISC-V 技术在车载、通用计算、人工智能等领域规模化落地，不断拓展全球产业合作边界。

我们也期待与大家相聚 2026 RISC-V 中国峰会，共探开源芯片产业新未来。