【香山双周报 100】20260413 期

欢迎来到香山双周报专栏，我们将通过这一专栏定期介绍香山的开发进展。本次是第 100 期双周报。

不知不觉间，香山双周报已经来到了第 100 期！在这个特殊的时刻，香山项目也迎来了一位重要的新成员：香山AI（XSAI），一个基于香山开源高性能 RISC-V 处理器实现的“通推一体”AI 处理器。从本期开始，双周报将包含 XSAI 的开发进展。

XSAI 是香山团队基于已有 RISC-V CPU 生态积累基础上，对于“通推一体” AI 芯片的探索，也是对香山敏捷开发方法学的实践。北京开源芯片研究院与中国科学院计算技术研究所微处理器研究中心、先进计算机系统研究中心共同参与了 XSAI 的开发。和香山一样，XSAI 也是一个完全开源的项目，其仓库地址为 https://github.com/OpenXiangShan/XSAI。我们将在 2026 年逐步发布指令扩展手册、架构文档、用户手册，并且开源我们的开发工具链。

另外，我们向大家提前预告，在 6 月底于美国罗利举办的 ISCA 2026 的香山 tutorial 中，也将首次包含 XSAI“通推一体”处理器的内容，欢迎大家来玩！

关于香山核近期开发进展，前端优化了分支预测器的时序，后端和访存继续修复了一些 bug，并继续推进模块的重构与测试。

XSAI

如果大家还记得，我们在 2025 年 RISC-V 中国峰会上有过 XSAI 的专题介绍（《XSAI：以 CPU 的编程范式支持现代 LLM 核函数》），现在的 XSAI 正是这一报告持续演进的结果。

目前 XSAI 基于昆明湖 V2R2 开发，型号名称是昆明湖 V2R2A。相比昆明湖 V2R2，昆明湖 V2R2A 将会在以下几个方面新增特性：

• ? 向量：XSAI 的向量单元将积极支持 AI 常用的低精度数据类型以及特殊函数。V2R2A 计划支持 bf16 以及 fp8 数据类型，并且支持 exp2 运算以加速大模型中的 softmax。
• ? 矩阵：XSAI 的矩阵模块受昆明湖核的控制，直接与 L2 缓存交互，存取矩阵数据。V2R2A 的矩阵模块仍在迭代中，最终将会支持 bf16/fp8/int8 矩阵乘加运算。未来的 XSAI 还会支持 mxfp8/mxfp4 等数据类型。矩阵模块的指令大多属于异步指令，能够与昆明湖核内的向量运算同时执行，从而达到更高的算力利用率。
• ? 缓存：XSAI 面向矩阵计算与高性能 CPU 协同场景，引入了高带宽 L2 缓存（HBL2）设计。HBL2 的目标参数为 1-2MB 的容量以及 256-512 Bytes/cycle 的带宽。针对 coherent cache 与 GEMM 并行运行时的一致性开销，XSAI 进一步采用更贴合矩阵数据流的访问语义与权限策略，从而提高带宽的利用率。

XSAI 组近期进行了一些初步测试，这些测试意在验证 XSAI 的通算、智算功能。

我们使用 SPEC CPU 2006 测试 XSAI 的通算功能。本次测试使用的 checkpoint、处理器参数以及 SoC 参数与香山双周报 91 一致。

解读：V2R2A 频率 3GHz 仅代表仿真设置，该设置与 V2R2 的仿真对齐，以确认 XSAI 的修改没有导致性能显著倒退。我们预期的 XSAI 频率低于 3GHz。在通算场景下，导致性能差异的因素是高带宽 L2 的架构设计以及缓存替换算法的改变。上述测试结果表明，XSAI 对香山的修改没有显著影响香山原有的通算功能与性能。

在智算测试方面，我们在 XCVU19p FPGA 上，使用经过裁剪的 V2R2A 运行了 Llama-2 15M 模型的推理。XSAI 频率 50MHz，矩阵 int8 算力 4Tops/GHz，内存 DDR4-2400。测试得到的 Prefill/Decode 阶段性能分别是 343.61 toks/s 与 36.24 toks/s，输出符合预期。

解读：测试使用的内存频率为 2400MT/s，而 XSAI 的频率为 50MHz，利用 50MHz 的数据推算 2GHz 下的数据，会存在等效内存频率偏高的问题。从这方面来讲，本次测试的结果偏乐观。但是 V2R2A 为了部署在 XCVU19p 上做了不少裁剪，对性能不利，从这方面来讲，本次测试的结果又是偏悲观的。因此，本次测试仅作为功能方面的原型测试，证明 XSAI 在功能上支持大模型推理。

近期进展

前端

• ? RTL 新特性
• ? 实现 SC 更精确的预测阈值逻辑（#5716）
• ? 启用 SC Global 表（#5756）
• ? Bug 修复
• ? 修复历史寄存器在发生高级预测器 Override 时元数据更新错误的问题（#5756）
• ? 面积/时序优化
• ? 将 SRAMTemplate resetState 暴露到接口上，BPU 使用该接口判断 SRAM 是否准备好接收请求（#5735，Utility#141）
• ? 更多时序修复正在评估中
• ? 代码质量
• ? 重构 SC 表索引相关参数传递机制（#5756）
• ? 调试工具
• ? Make Topdown Accurate Again！协同后端组重写 Top-Down 性能计数器（#5564）
• ? 修复 BPU 顶层 train_stall 计数器条件永远为假的问题（#5734）

后端

• ? RTL 新特性
• ? 将整型 RegCache 的大小增加到 24 以支持 6 alu 的配置（#5613）
• ? 修改 vsetvl x0, x0 使得 reserved 情况表现与 Spike 一致（#5744）
• ? Bug 修复
• ? 在 critical-error 的 debug 重入口维持 dpc（#5730）
• ? 同步修复 V2 的 debug 相关 bug（#5754）
• ? 修复 Mcontrol6/Tdata1 相关问题（#5722）
• ? 修复 TopDown 当中的 mis_pred 和 total_flush（#5762）
• ? 修复 Bypass 中 psrcVl 的驱动为 pdestVl（#5743）
• ? 时序优化
• ? 优化 Rename 的时序（#5685）
• ? 代码质量
• ? 重命名 halt 为 wfi（#4512）

访存与缓存

• ? RTL 新特性
• ? MMU、L2 等模块重构与测试持续推进中
• ? 优化了 Stream 预取器，启用了 decr 模式并优化了训练策略（#5691）
• ? 修改了 TL2CHICoupledL2 顶层模块的接口，将 io_cpu_halt 改为 io_cpu_wfi（CoupledL2 #482）
• ? 新增了 NextLine 预取器（CoupledL2 #477）
• ? Bug 修复
• ? 修复了 StoreQueue 中 deqPtr 过早移动的问题（#5748）
• ? 修复了 pbmt 与 hypervisor 访问设备区域时的一些问题（#5751）
• ? 修复了 unalignedHead 重发时卡死的问题（#5783）
• ? 代码质量
• ? 重构了 storeEvent 的相关 Bundle（#5763）
• ? 重构 CoupledL2，OpenLLC，HuanCun 仓库之间的依赖关系。进行中
• ? 时序修复
• ? 修复了 StoreQueue 的时序问题（#5698）

性能评估

处理器及 SoC 参数如下所示：

性能数据如下所示：

编译参数如下所示：

注：我们使用 SimPoint 对程序进行采样，基于我们自定义的 checkpoint 格式制作检查点镜像，Simpoint 聚类的覆盖率为 100%。上述分数为基于程序片段的分数估计，非完整 SPEC CPU2006 评估，和真实芯片实际性能可能存在偏差。

相关链接

• ? 香山技术讨论 QQ 群：879550595
• ? 香山技术讨论网站：https://github.com/OpenXiangShan/XiangShan/discussions
• ? 香山文档：https://xiangshan-doc.readthedocs.io/
• ? 香山用户手册：https://docs.xiangshan.cc/projects/user-guide/
• ? 香山设计文档：https://docs.xiangshan.cc/projects/design/

编辑：徐之皓、吉骏雄、陈卓、余俊杰、孙际儒、李衍君