“香山”处理器的发展严格遵循 RISC-V 国际基金会的服务器规范，但是我们也清晰的认识到：基金会规范聚焦于功能定义，对服务器性能指标及具体业务场景的标准化要求尚存空白。为填补这一关键缺口，“香山”项目采用了独特的开源协作路径：
▲ 场景驱动： 香山依托开源的方式，同合作伙伴建立互相协作的合作模式，基于真实业务需求(如 AI，分布式存储等)，深度剖析目标应用场景的底层逻辑，形成 1+1>2 的研发合力。
▲ 自上向下拆解：基于业务需求，“香山”项目组进行了系统性的自上向下需求与研发分析，精准识别出影响性能的关键测试场景与必须优化的核心指令集实现。
服务器规范验证执行策略
▲ 验证闭环：“香山”项目组基于开源的联合开发模式，融合典型验证用例与实际业务验证用例，构建起一套支撑服务器真实场景规范的验证体系。联合企业共同完成了针对“香山”（昆明湖）的产品级验证并构建了一套严格的测试验证流程，形成了“单元测试 UT→集成测试 IT→系统测试 ST→原型系统测试 Prototype”四个层次的验证规范，开发了超过 2 万个测试用例，平摊了验证成本，提升了验证效率。
验证环境
目前“香山”昆明湖项目组基于开源的联合研发模式已完成如下验证工作：
▲ 基于 RVA20 指令集，成功验证了 mysql, redis, memcached 等核心存储业务用例，基于 openEuler 24.03 SP2 成功启动了 neofetch 桌面，并成功运行 libreoffice。
▲ 基于 RVA23 指令集，测试 700+ 软件包，率先携手 openEuler RISC-V SIG 完成基础软件包测试与验证。
香山通过开源实践，正逐步定义 RISC-V 服务器在性能与场景适配性上的“事实标准”，为生态落地提供坚实支撑。
存储测试用例
深度契合标准：香山处理器如何支撑？
香山处理器对 RISC-V Server Platform 规范的支持，系统性地体现在三大核心维度：硬件架构设计、软件生态适配与开源协作机制。通过多维度技术实现与标准化体系的深度对接，香山第三代架构“昆明湖”在服务器场景中展现出强大的规范兼容性与设计前瞻性，特别是昆明湖 V2R2 与 RISC-V 国际基金会服务器规范的对标情况，涵盖性能计数器、缓存一致性维护、硬件更新等多方面。
香山开源 IP 规格对比
上图中我们整理出来“香山”开源 IP 的规格对比，可以清晰看到：29项中有 25 项同主流 ARM 服务器规格对齐，剩余 4 项正在开发。目前，昆明湖 V2R2 特性状态，显示绿色的数据则表示完全对标数据中心规格，红色数据则表示“香山”开源 IP 目前已实现规格但是与现实需求还存在改进空间。开芯院基于开源模式，邀请国内外合作伙伴一起协同研发，不断完善、规范、迭代方式，并构建逐步完整的开源 IP 规范及整个生态系统。
性能计数器
“香山”开源 IP 目前已完全实现 RISC-V 服务器规范中必备且非常重要的性能计数器，包括在不同模式下所使用的性能计数器。众所周知，市场上关于性能计数器存在定义不统一的现象，任意 IP 厂商都可以对性能计数器进行自定义，基于此现象，开芯院提前考虑，结合服务器主流需求，总结梳理，形成了一套完整的 RISC-V IP vendor 之间共享的基础的事件，在提供公共 openSBI 性能计数器基础之上同时也提供自定义性能计数器，满足会员多层次的需要。
缓存一致性维护
Cache maintenance
“香山”开源 IP 已实现了国际基金会中关于缓存一致性维护相关规范，包括：zicbom （缓存一致性管理）、zicboz （缓存清零）、zicbop （缓存预取）等操作。
但是， RISC-V 规范没有像 ARM 一样支持基于 cache 微架构的 set-way 的操作，主要是考虑到该操作会影响到低功耗及虚拟化中 flush 所有缓存这种需求。当前，“香山”昆明湖核通过专门的 CSR 实现，同时开芯院积极在国际基金会推动这一规范的完善。
CPU 子系统
昆明湖 CPU 子系统集成了 CPU 核、中断控制器、私有定时器、调试（Debug）及追踪（Trace）等核心模块，并支持各模块的灵活配置。通过针对性的参数配置，该子系统可充分满足会员单位在时钟域与电源域划分、总线接口集成及服务质量保障等方面的定制化需求。
在业界实践中，CPU 子系统的主流构建方案是将 CPU 核与紧耦合的核外 IP 进行一体化封装。例如：ARM 的 CPU 子系统，便是以 ARM CPU 核搭配 DSU 的形式实现。开源的昆明湖 CPU 子系统的设计思路与之接轨，除核心的CPU核、中断控制器、私有定时器、Debug模块和Trace模块外，还支持两条访存通路，形成功能完备的一体化架构。
这一架构设计具备显著的灵活适配性：一方面，可通过子系统的配置，匹配会员单位对芯片面积与性能的差异化需求；另一方面，该子系统开放了 CPU 核的关键参数，支持会员单位基于同一个昆明湖 CPU 的统一基线完成多样化的 CPU 核定制配置。其中，昆明湖支持的中断 IMSIC 的参数 ，其可配置参数能够满足用户对多虚拟机并行部署、多中断设备接入等场景的功能需求。此外，子系统搭载的 Debug 与 Trace 模块，可提供从死机定位、断点调试到指令流追踪的全链路调试能力，为芯片研发与系统调试提供全方位技术支撑。
基于对 SoC 集成的深刻理解，昆明湖 CPU 子系统配备了两组独立的总线接口。其一为 CHI 总线，全面兼容 CHI E.b 等业界主流规范，可无缝对接昆明湖参考 L3 缓存及各类主流商用互联方案；其二为独立的MMIO总线，支持多段地址空间配置，能够为会员单位预留私有MMIO空间，助力实现更优的服务质量管控。
满足服务器 CPU 规格的
可交付的 CPU 子系统（CPU+DSU）
“香山”开源 IP 目前适配国际基金会 RVA23 规范要求中所有必选的开发。同时，为了更好的匹配多种应用场景，“香山”南湖核也完成了规范要求中所有必选的开发以及可选的开发。
香山开源 IP RVA23 开发状态
编译器
香山编译器基于社区开源的 LLVM 19开发，可以获得定点 5%，浮点 11% 的性能提升。同时，香山编译器除了性能提升之外，也积极向社区做贡献。例如，在 LLVM 21 中贡献了对于香山 CPU 的指令集定义(0e3e0bf），同时已经为 RISC-V 公共性能提升贡献了缓存局部性优化、Flang IR PGO（52d3486）等支持。此外，正在与社区讨论向量访存分析增强（LLVM Vectorization Memory Analysis needs improvement)和循环强度削弱(LoopStrengthReduce Missed in Outer Loops Containing Inner Loops)，正在向主线提交循环结构化简([IndVarSimplify] Eliminated Pure LoopCounter)。下载地址：https://github.com/OpenXiangShan/xscc/releases
数据来源：香山双周报（85期）
下载地址：https://github.com/OpenXiangShan/xscc/releases
单核性能调优
开芯院重视合作伙伴在实际场景拓扑中单核性能提升，在下面例子中选择在 3×5 的 Mesh 网 NoC 中，通过累计 8 项性能优化，获得 24.9%的性能提升。“香山”开源 IP 也支持不同 Mesh 尺寸（从默认 2×2 到 3×5），在不同系统延迟都能很好地进行性能调优。
在实际 mesh 中提升单核性能（SPECCPU base)
RISC-V Application Processor Profile 2023 (RVA23) 标志着 RISC-V 应用处理器规范迈入更具约束力与成熟度的新阶段，是 RISC-V 发展的新时代。在这一规范演进浪潮中，“香山”处理器展现了前瞻性的布局与执行力：
▲ 匹配达标： 香山已满足 RVA23 规范，尤其在服务器场景至关重要的存储子系统性能与兼容性要求上，实现了符合规范的成熟支持。
openEuler 24.03 SP2(RVA20)
成功启动 neofetch 和 libreoffice
▲ 场景验证：其设计深度契合服务器核心功能需求，并依托强大的生态协作，已在典型数据库（如 MySQL, Redis, Memcached）等关键存储业务负载上完成验证，为 RISC-V 服务器规模化商用提供可行性。
RVA23 指令集（61 个必选指令集和 12 个可选指令集）在香山的率先实践，共同为 RISC-V 在数据中心与高性能计算领域的可靠部署奠定了新的里程碑。后续我们将继续深入探索基于 RISC-V 国际基金会服务器规范下 RISC-V 高性能开源处理器“香山”如何支持中断规范，调试和安全等规范，实现产业化应用。