前端

• 修复 load replay redirect 请求导致前端FTQ死锁bug(#3086)

• 初步完成 ittage 新方案的短期改进，降低功耗和面积(#3092)

• 修复 ICache 的 X 态问题（#3051、#3079）

后端流水线

• 修复一系列向量指令拆分和异常处理的 bug（#3091）

• 修复向量执行单元的 ImmInfo 在 og2 没有打一拍的错误（#3089）

• 优化访存 IQ 的响应信号时序（#3088）

• 使用 ExuVec 替代 ExuOH，并强制拉低不需要的比特，优化 BypassNetwork 时序（#3083）

访存与缓存

• CHI 总线

• 新版 CHI-L3 完成基本框架和请求处理流程设计，计划上下游接口均为 CHI 协议

• 完成 DummyLLC 的 RTL 实现

• 实现 Non-data error 在 CHI、TileLink 总线上的传递和在 LSU 中的处理机制

• tl_test_new/ST test 修复因修改时序引入功能 bug

• 修复 RTL 和验证环境在 multi-bank 时的 bug，目前双核及四核 multi-bankTLTest 均已测试通过

• 关键路径违例从 -110ps 优化到 -32ps
  

• H 扩展

• 重构 NEMU 的 CSR 读写以提高可读性和可维护性

• 增加回归测试及一些新的测试用例

• 向量访存

• 修复 SQ 中向量 Segment 指令异常提交逻辑

• 修复 inactive 向量 store 在 storeQueue 中导致 load 重复进入 LoadReplayQueue 而卡死的问题。

• 目前不生成 segment 指令的 libquantum 分数 41.08/GHz， h264 向量化性能倒退 2.4/GHz

• 关键路径违例优化至 -63ps

• 功能新增

• 确定 Sv48 在 MMU 上的设计方案，L1 TLB 完成 Sv48 的改动并实现可配置开关

• 性能优化

• TP meta on L2 选用 RRIP 替换，利用 Trace-drive TL-Test 进行设计调优

• TP on L3 经测试在 SPEC Int 有 0.17 分提升，总分有 0.09 的提升

• Tubins 替换经参数调优，在 L2 中性能分数比 plru 提升 0.11%

• DRRIP 发现一个 set dueling 采样 bug，经修复在 mcf 上性能有较大提升

• 正在尝试实现 CHROME 替换算法

• PPA 优化

• CHI-CoupledL2 内部关键路径违例优化至 -28ps，关键路径逻辑级数到 30 级以内

• MemBlock 门控修改合入主线（#3017）

评估

        我们采用 SimPoint 对程序进行采样，基于我们自定义的 Checkpoint 格式制作检查点镜像，Simpoint 聚类的覆盖率为 100%。SPEC06 使用 gcc 12 进行编译，开启 O3 优化，采用jemalloc内存库，设置SPEC06FP的-ffp-contraction选项为fast，指令集为RV64GCB。我们使用 6月14日 87c5d21d6 版本的香山处理器（缓存大小配置为 64KB L1 ICache + 64KB L1 DCache + 1MB L2 + 16MB L3，访存单元为 3ld3st 流水线），在仿真环境下运行了 SPEC06 片段，使用 DRAMsim3 模拟 CPU 在 3GHz 情况下 DDR4-3200 内存的延迟。以下为 SPECCPU 2006 的分数估计情况：

• 香山技术讨论 QQ 群：879550595 
  

• 香山文档中双周报网址：
  https://xiangshan-doc.readthedocs.io/zh-cn/latest/blog/
  

• 香山技术讨论网址：
  https://github.com/OpenXiangShan/XiangShan/discussions

• SPEC06片段编译选项：
  https://github.com/OpenXiangShan/CPU2006LiteWrapper
• 文中如 #2211 格式的工作，对应 PR 链接为：
  https://github.com/OpenXiangShan/XiangShan/pull/2211
  
  
  

编辑：高泽宇、唐浩晋、李燕琴、蔡洛姗

校阅：香山宣传工作组

点个在看你最好看

点我访问原文链接